2020年9月8日（火曜日）、本学の学長で情報工学科の渡辺重佳教授が研究を進める、新しい積層型ロジックLSIの設計法が日刊工業新聞に掲載されました。
同研究は、3次元型NANDフラッシュメモリーの独自の製造技術を用いたLSIで、積層化によってチップ面積を減らしたことでチップ内の配線が短くなり、遅延時間が短縮されて動作速度が向上するもの。その結果、消費電力を約半減することができるため、これまでの平面型トランジスタ微細化の限界を克服する、新しい積層型ロジックLSIの設計法として注目されています。
日刊工業新聞デジタル版（全文閲覧には会員登録が必要）
同研究は、3次元型NANDフラッシュメモリーの独自の製造技術を用いたLSIで、積層化によってチップ面積を減らしたことでチップ内の配線が短くなり、遅延時間が短縮されて動作速度が向上するもの。その結果、消費電力を約半減することができるため、これまでの平面型トランジスタ微細化の限界を克服する、新しい積層型ロジックLSIの設計法として注目されています。
日刊工業新聞デジタル版（全文閲覧には会員登録が必要）
